今日，A股EDA概念走高，截至收盘，概伦电子20cm涨停，华大九天涨超14%，广立微、安路科技跟涨。
消息面上，根据中国科学院科技论文预发布平台ChinaXiv最新公示论文，华为半导体负责人何庭波于7月3日发布《面向多层级电子系统的时间缩微理论》（业内也称“韬定律”）V2版本。
韬（τ）定律由何庭波在IEEEISCAS2026上正式提出，以“时间缩微”替代“几何缩微”作为半导体演进的新指导原则，不用追求制程节点意味着，要实现具备竞争力的性能，无需死守光刻技术的最前沿。
5月25日发布的V1版本仅搭建了理论底层框架，提出以时间常数τ替代几何尺寸作为后摩尔时代核心优化指标；V2版本在原有完整理论体系之上，分工程落地细节、量产实测量化数据、全品类产品演进路线三大维度补充实证内容，将韬定律从一套理论框架，具体化为有大量量产数据支撑、明确产品路线图的工程技术体系。
逻辑折叠（Logic Folding）是τ缩放理论在芯片层的一种关键3D实现方案，其核心特征是实现标准单元级的连续优化。然而，τ缩放的全栈落地（从晶体管到系统）不仅依赖于逻辑折叠这类3D堆叠技术，还需要Unified Bus、Hi-ONE等系统层手段协同。而这一切实现的前提，是EDA工具链的优化。
根据论文，韬定律的技术落地高度依赖EDA工具革新。传统EDA诞生于平面几何缩放时代，以面积、时序、功耗分立优化，无法完成逻辑堆叠多晶圆精细单元级垂直分区、跨层时序与多物理场协同收敛，更不能以全局τ最小化为统一成本函数做端到端协同优化；只有重构出3D原生、多物理场耦合、τ感知的新一代EDA，才能实现逻辑堆叠粗细粒度垂直堆叠的全局最优布线、片间工艺偏差自适应补偿与热感知一体化布局，逐层压缩晶体管、电路、芯片、系统全链路τ，释放三维堆叠带来的密度、功耗、时延增益。
论文在第七章中指出，构建一套“τ原生”工具链（τ-native tool chain）——即具备开放性、支持多物理场分析且3D原生的平台——将是未来十年内最关键的投资。
交银国际证券研报指出，逻辑折叠是韬定律的核心工程实践。它将关键路径上的门电路分布到垂直堆叠的有源层中，通过超细间距混合键合实现门级三维互连。先进封装是逻辑折叠落地的工艺底座，而EDA工具链是逻辑折叠的最大增量机遇，逻辑折叠要求EDA工具从2D平面布局全面升级为3D原生设计。
国泰海通证券也认为，韬定律的核心在于堆叠设计，把2D芯片重构成3D，从系统级进行优化仿真，背后需要软件算法对电路进行设计和优化，国产EDA软件是其背后的重要支撑。
EDA长期由Synopsys、Cadence、SiemensEDA等海外厂商主导，其壁垒体现在核心算法、工艺适配、晶圆厂认证、客户流程导入和工程师生态等多个层面。国内厂商短期难以在先进节点全流程工具上全面替代海外龙头，但在成熟节点、模拟全流程、制造端EDA、器件建模、良率分析、数字验证和先进封装等方向已经形成较清晰突破路径。
东方证券表示，韬定律、AI+开源EDA、RISC-V生态、Chiplet、3D IC等新设计范式，为国产EDA提供了不同于传统二维全流程工具的切入窗口。在AI芯片复杂度提升、供应链自主可控和后摩尔设计范式变化共振下，国产EDA有望从单点工具导入逐步走向流程级解决方案替代，具备核心算法积累、客户认证基础和生态协同能力的厂商将持续受益。
财盛证券提示：文章来自网络，不代表本站观点。
